ISE Design Suite 11

　Xilinxから2度もリリース案内が届いていたので、意を決してISE10から乗り換えました。
確かにデザインや細かな操作に変更があります。とはいえ私は初心者。表面的な機能しか使っていませんので困るほどではないですが、私にとっては、論理合成レポートの「Maximum Frequency」が厳しい、またはより正確になったように感じます。
　以前から取り組んでいるＦＭトランスミッタでは、外付け水晶発振器の信号をSpartan3EのDCMで、てい倍してシステムクロックとして使用しています。以前は、論理合成レポートの「Maximum Frequency」表示はDCM出力をのシステムクロックとして扱っていたような感じですが、ISE11ではDCM入力を見ているようです。ISE11に変えたところ、「Maximum Frequency」が急に低くなってしまったのでびっくりしました。
　しかもクロック関係の記述を整理したところ、レポート結果は最大9.6MHz。しかし外部クロック周波数は12.288MHzなので逆転です。普通なら動かないところ、いちおう動いています。これは偶然動いているのか、レポートに誤差があるのか（前者かな？）、どの記述がボトルネックになるのか知ることができれば良いのですが、見方がわかりません。それに本来は制約をきちんと指定してあげないと、正確な表示がでないでしょうし、適切ではない設計だとやっぱりダメ？。うまく行きません。課題は多いです。













インストールしたのは、無償のWebPackです。Web Install Clientからインストールしました。