FPGA FMトランスミッタ： メインボード基板の回路

回路図を清書しました。
メインボードでは、S/PDIF入力に対応させるためデジタルオーディオインターフェースレシーバDIR9001とサンプルレートコンバータAD1895を使用します。また測定用のアナログ入出力のため、24bitオーディオコーデックCS4270を選びました。このコーデックは、安い割にA/D, D/Aとも192kHzまでのサンプリングレートに対応します。D/Aコンバータでコンポジット信号とパイロット信号を出力します。
心臓部となるFPGA基板は、デザインウェーブマガジン誌2007年7月号付録のものです。（マルツパーツが同じ基板を復刻しています）

FM変調信号の生成には、前作同様DDS compilerを使うので、FPGAに外付けで14bit 165Msps D/Aコンバータ AD9744を使います。システムクロックには、位相雑音特性が良いとされるSi570を選びましたが、手持ちのものは出力形式がLVDSです。Spartan3EならLVDSを直接接続できるのでCMOS入力のAD9744にはFPGAを経由してクロックを供給するつもりでした。ところが、FPGAを通すとジッタがかなり増えるという話を聞きましたので、いったんLVDSレシーバADN4662で受けて、FPGAとD/Aコンバータに分配することにしました。